**

2025 年的旗舰手机，都没有搭载 2nm 芯片。

iPhone 17 的 A19 和 A19 Pro 系列芯片采用台积电 N3P 工艺，即将亮相的联发科天玑 9500、高通第五代骁龙 8 至尊版，也将采用该工艺。

在没有意外的时候，联发科创造了一个意外。

日前，联发科官宣 2nm 芯片（天玑 9600）完成设计流片，成为首批采用该技术的公司之一，预计明年底量产。值得注意的是，他们在量产前整整一年就公布了这一进程，这个提前量确实非同寻常。

按主要手机厂商新品发布的时间推算，到 2026 年底，除了 2nm 的天玑 9600，苹果 A20 系列、高通第六代骁龙 8 至尊版以及三星 Exynos 2600，都将导入 2nm 工艺。

可以确定，2nm 的 “热战” 将在 2026 年集中开打，只是台积电、三星为 2nm 预热多年，为什么苹果 iPhone 17 的 A19 芯片没用上？今年的 “2nm 战争” 又为何没打起来？

“做梦也没想到，2nm 需求比 3nm 还多”

2024 年 10 月 17 日的业绩会上，台积电总裁魏哲家谈及 2nm 的需求，用了两句话：“很多很多” 、“做梦都没想到需求比 3nm 还多”。

这里有一个问题：台积电今年 4 月 1 日才接受 2nm 订单，下半年才开启量产，为什么 2024 年 10 月份魏哲家就能预知 2nm 的需求？

“台积电有非常顶尖的市场研究团队，他们可以统合全球各行各业的需求，包括来自英伟达、特斯拉、AMD 等等的需求，” 前台积电建厂工程师吴梓豪说，“建一个代工厂大概需要 4 年，这涉及到产能的建设规划，作为苹果、英伟达这样的 fabless（无厂芯片设计公司）肯定要报订单预测。”

吴梓豪也透露，站在 fabless 的角度，不仅要提前流片，做研发也要对接晶圆厂提供的平台和技术，这些也都是需求信息的来源。

此外，晶圆代工协议中的产能预测条款，会要求客户向晶圆厂提供合理的订单预测，以便于代工厂进行合理的产能调度，也能部分反映 fabless 的需求状态。

根据 TrendForce 的数据，包括苹果、AMD、英伟达、联发科等都已预订了台积电 2nm 的产能，相当一部分都是台积电前十大客户，其中苹果 2024 年更是 25.18% 的营收贡献，成为台积电最大客户。

上述客户中，联发科的量产时间已经宣布，而按照手机厂商的发布会安排，基本确认苹果会率先拿到台积电 2nm 产能，AMD 则在 4 月份台积电刚刚释放产能时就宣布，在代码名为 “Venice” 的下一代霄龙数据中心处理器上导入 2nm 工艺。

而对于英伟达来说，Rubin 已经采用 3nm，Rubin Ultra 为四颗 GPU Die 合封（四颗晶粒集成到同一个封装），封装尺寸也不能再扩大，所以也会导入 2nm。

一位业内人士透露，比特大陆也是台积电 2nm 工艺的客户，有可能还会成为全球首发台积电 2nm 的 fabless，“矿机 ASIC 相对容易（制造），先导入新节点还可以练练手，比特大陆有可能赶下半年出货。”

相比台积电，有关三星 2nm 客户的信息较少，除了自家 Exynos 2600 会抢到 “全球首颗 2nm 芯片” 标签外，业内传闻高通有可能在 2nm 节点上重回三星怀抱。

客户需求史无前例的多，本质上还是 3nm 向 2nm 的跨越所带来的性能提升。

台积电早期披露过 N2 节点的参数 —— 对比第一代 N3E，晶体管密度增加 15％，同等功耗下性能提升 10%～15％，同等性能下功耗降低 25%～30％。

联发科 “抢跑” 2nm 的新闻稿中，也基本佐证了上述数据的合理性。联发科表示，台积电的增强版 2nm 制程技术与现有的 N3E 制程相比，逻辑密度增加 1.2 倍，在相同功耗下性能提升高达 18%，并能在相同速度下功耗减少约 36%。

一句话总结，2nm 带来的性能提升，让主要 fabless 在这一节点上都跃跃欲试，但主要厂商的量产时间基本都在 2026 年。

台积电 “掉链子”

2025 年旗舰手机芯片上不了 2nm，还是因为台积电 “掉链子”。

按台积电规划，2nm 原定 2025 年年中开产能，目前节奏都在预期之中，只是手机客户如果想在 2025 年量产 2nm 芯片，预留的时间窗口太少。

“流片 (tape out) 到回片需要几个月，回片后再进行功能、性能调试，一般性能都要调几个月。” 一位芯片设计从业者说。

也就是说，即便苹果这样的大客户在 2024 年底完成 A20 芯片的流片和测试，也要等到今年 6 月份才能投片量产，无法赶上 iPhone 17 的备货节奏，毕竟富士康的组装线也要跑起来。

良率也是手机厂商今年不追 2nm 的另一个因素，只是这个影响不及量产节奏的因素大，且不同 fabless 敏感程度也有差异。

3nm 节点上，早期良率仅有 60% 左右，后期 N3E 和 N3P 才逐步爬坡至 80% 以上，2nm 这个节点上同样会走一遍这样的过程。

“（2nm）产品导入的良率可能都超过了 70%，慢慢爬升，明年到 80% 的水平。” 前述业内人士预估。

早期良率低，价格也相对高，那些对价格敏感的客户就会将量产规划在良率爬升后，并且采用 “晶圆交付”(wafer buy) 的模式，否则量产越多亏损就越多，但价格因素不是绝对的拦路虎。

以苹果为例，其与台积电签订的是 “成品交付”（finished goods buy）协议，只为良品芯片付款，只要不是极低的良率，价格不会成为决定性因素，但在这个问题上，天风证券分析师郭明錤有另外一种看法，他认为苹果虽然采购成品芯片，但采购成本实际上已经将不良芯片的成本包含在内。

“最好的证据是，新款 iPhone 使用的新处理器的成本每年都会大幅增加，今年的 A17 也不例外。” 郭明錤说。

晶圆代工战争

海外晶圆厂目前都在攻关 2nm 量产，但在节点命名上略有差异，包括 N2、20A、SF2、2nm 等等，但各家 “默契” 地采用了全新的 GAA 晶体管架构，并在后续迭代上不约而同地规划采用背面供电技术。

额外说一句：背面供电可以将电源连线和信号连线分开，转移至集成电路背面，降低电阻，提升晶体管密度，提高性能。

量产节奏上，三星、台积电等基本都在按时间表推进，反而原本最激进的英特尔，计划 2024 年底就开放 2nm 产能，但由于技术挑战、管理层变动等多重因素，最终取消了 2nm（20A）工艺，并暂停 18A（1.8nm）开发，全力冲刺 14A（1.4nm）工艺。

具体的产能方面，据 TrendForce 透露，明年台积电预计有四座 2nm 晶圆厂满负荷运转，总月产能将达到 6 万片晶圆。

前述业内人士则表示，“新竹科学园的 Fab 20 月产能至少 6 万片，高雄的 Fab 22 预计月产能 3 万片，明年 2nm 月产能至少 9 万片～12 万片。”

而关于三星的产能，4 月份 TrendForce 曾援引首尔经济日报（SEDaily）的数据，称其 2nm 的月产能为 7000 片晶圆。

2025 年是 2nm 开产能的关键点，但这场晶圆代工战争可以往前倒推数年。

2021 年 10 月，三星就在年度代工大会上宣布启动 2nm 研发，并公布了相关的时间表、技术路线，而台积电更早，2019 年 6 月就对外官宣进入研发阶段，其曾在全球技术论坛上透露，计划建立一条全新的 2nm 研发线，投入超过 8000 名工程师。

整体看，主流晶圆厂 2nm 节点的研发用时在 4～6 年之间。在这一阶段，晶圆厂每年在研发上的资本开支普遍超过 10 亿美元，台积电更是在 2022 年冲到了 36 亿美元。

巨额的研发投入不仅体现在技术方案上，也体现在研发设备的争抢之上，最典型的就是对 ASML 高数值孔径（High NA）EUV 的争抢。

2022 年，三星通过李在镕访问 ASML，意图争夺先进光刻机设备，但最终全球首台单价接近 4 亿美元的高数值孔径 EUV 于 2023 年底被英特尔拿下，2024 年英特尔再度接收了一台同型号光刻机。

相比英特尔和三星，台积电在最顶尖设备的争抢上表现的比较保守，一度对 ASML 高管访问台积电对接先进光刻机一事不为所动，但在对手们争先抢购的背景下，魏哲家 2024 年也曾访问过 ASML，传闻获得了 ASML “搭售优惠套餐”—— 高数值孔径 EUV 给价格优惠，但要搭售部分老型号。

台积电研发副总张晓强多次表态高数值孔径 EUV 太贵，“只要我们继续找到替代方案，就没有必要用这台昂贵的设备。”

摩尔定律已死？

过去几年，业内一直在讨论摩尔定律已死的话题。

摩尔定律源自英特尔已故创始人戈登・摩尔。1965 年，戈登・摩尔在《电子学》杂志发表文章，预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。10 年后的 1975 年，摩尔对自己的观点做了修正，把 “每年增加一倍” 改为 “每两年增加一倍”。

自此之后的半个世纪，晶体管数量都遵循这一定律，直到 7nm 节点开始，时间从 24 个月延长到 30 个月。

7nm、5nm、3nm 和 2nm 量产时间分别为 2018 年、2020 年、2023 年、2025 年，平均都在 30～36 个月之间。业内普遍认为，未来 1nm 往后的节点，大概率拉长到 40 个月以上。

节奏拉长，直接会导致 fabless 的多代产品停留在一个大节点上。

以苹果的 A 系列为例，过去基本两年一个节点，比如 A14B 和 A15B 这两代都是 5nm，但 A17 Pro、A18 和 A19，3nm 节点停留了 3 年。

那接下来在 2nm 的制程上，会停留多久呢？

按照台积电的规划，2nm 节点有 N2、N2P、N2X 和升级版的 A16（1.6nm）四个迭代，算上第二代 GAA 架构的 A14（1.4nm）工艺，分别对应苹果的 A20、A21、A22、A23 四代芯片。然后，2030 年导入 1nm 工艺，量产 A24 系列芯片。

这意味着，从现在开始算起，从 2nm 时代跨越到 1nm 时代，至少要再等 5 年。

当然，节点升级主要对应名称和线宽升级，不代表晶体管数量不会提升，比如 3nm 上本身就做了多个迭代，从 N3、N3E、N3P 等，每一代晶体管数量仍然有大幅度的提升。

TechNews 此前做过统计，N3E 相比于 N3，同性能下功耗降低 32%，同功耗下性能提升 15%，N3P 相比 N3E，同性能下功耗下降 5%～10%，同功耗下性能提升了 5%。大致可以推算，同性能下，N3P 功耗比 N3 降低约 20%～ 27%，同功耗下 N3P 性能比 N3 提升约 26%～36%。

从这个维度来看，摩尔定律仍然有效。

而且可以确定的是，未来晶体管的数量会不断地提升，只是这种提升不单纯依赖工艺制程变化，也会重点依赖材料、封装技术。

2024 年 4 月份，前台积电董事长刘德音、台积电首席科学家黄汉森共同署名发表了一篇题为《How We’ll Reach a 1 Trillion Transistor GPU》（我们将如何打造 1 万亿晶体管的 GPU），里面有一句话写道：

“过去 50 年来，半导体技术的发展就像走在隧道里一样。前面的路很清晰，因为有一条明确的道路。每个人都知道需要做什么：缩小晶体管。 现在，我们已经到达隧道的尽头。从这里开始，半导体技术将变得更加难以发展。然而，在隧道之外，还有更多的可能性。我们不再受过去的束缚。”